Fakulteta za elektrotehniko - Tržaška 25 - 1000 Ljubljana - Slovenija

Laboratorij za načrtovanje integriranih vezij

Tel: +386 1 4768 351

Predmeti

1. stopnja

2. stopnja

3. stopnja

Dodiplomski (stari)

Podiplomski (stari)

Projekti in diplome

General Info

Laboratory for Integrated Circuit Design is a part of the Departement of Electronics at University of Ljubljana, Faculty of Electrical Engineering. LNIV is on 4th floor of building B, room 404.

Field of Work

  • design of digital circuits and systems (VHDL, Verilog)
  • hardware prototying systems, based on programmable circuits (FPGA)
  • development of programming tools (EDA) for design and implementation of digital integrated circuits
  • HW/SW co-design methodology
  • system-on-programmable-chip design
  • embedded systems
  • development of video and imaging applications

News and Announcements

Konferenca ERK

V sodelovanju s Slovensko sekcijo IEEE vsako leto organiziramo Mednarodno elektrotehniško in računalniško konferenco ERK. Letos bo 21. in 22. 9. 2020 v GH Bernardin v Portorožu potekala že 29. konferenca ERK. V okviru konference bo tudi letos potekalo študentsko tekmovanje IEEE. Konferenco bomo letos izvedli ob ukrepih, predpisanih s strani NIJZ. Vljudno vabljeni k udeležbi.

Elektrotehniški vestnik

V sodelovanju z Elektrotehniško zvezo Slovenije urejamo in pripravljamo za tisk revijo Elektrotehniški vestnik. V reviji objavljamo zadnje znanstvene in strokovne dosežke s področja elektrotehnike, računalništva, informatike in drugih sorodnih področij. Vljudno vabljeni k oddaji prispevkov.

Razvojno delo

V sodelovanju z gospodarstvom mentoriramo študente na dodiplomskim, magistrskem in doktorskim študiju, in na ta način prispevamo k reševanju najzahtevnejših strokovnih in znanstvenih izzivov v slovenski industriji.

Študente elektronike vabimo, da se že med študijem vključijo v zanimive študentske projekte, ki se izvajajo v Laboratoriju za načrtovanje integriranih vezij. Predlagane teme: http://lniv.fe.uni-lj.si/education.html

Delavnica Xilinx Ultrascale+

Vsako leto na Fakulteti za elektrotehniko izvedemo delavnico o programirljivih sistemih na čipu v sodelovanju s podjetjem Avnet Silica d.o.o. V sklopu delavnice je predstavitev tehnologije in orodij ter vaje na računalnikih v laboratoriju. Vabljeni vsi, ki se ukvarjate s tehnologijo FPGA in s procesorji (ARM), pričakujemo predznanje HDL (VHDL, Verilog) in programskega jezika C.

Delavnica Xilinx Zynq Ultrascale+ 2020, je potekala med 11. in 13.2.2020 med 9:00 in 17:00 v prostoru KuFE.

Gradivo prejšnjih delavnic (Zynq) je dostopno na:http://lniv.fe.uni-lj.si/soc.html

(c) LNIV 2014-2020