Digitalna integrirana vezja in sistemi

MAG, 3. semester (3-0-2)

Vsebina

Predmet podaja temeljna znanja s področja digitalnih integriranih vezij in sistemov. Pridobljena znanja so temelj za snovanje digitalnih integriranih vezij od najnižjega tranzistoskega nivoja do sistemskega opisa v jezikih za opis delovanje vezij. Tehnološke izvedbe kompleksnih digitalnih integriranih vezij in sistemov: standardne celice, polja vrat, vezja FPGA. CMOS inverter: zasnova, izvedba, prenosna karakteristika, šumne meje, zakasnitve, poraba moči. Zasnova kombinacijskih vezij CMOS v različnih tehnologijah. Zasnova sekvenčnih vezij CMOS v različnih tehnologijah. Zasnova osnovnih aritmetično logičnih gradnikov: seštevalniki, množilniki, pomikalni registri. Zasnova in izvedba pomnilniških vezij SRAM, DRAM, DDRAM, SDRAM in drugih. Zasnova in izvedba mikroprocesorskega sistema v tehnologiji ASIC.

Literatura

  1. J.Rabaey, A. Chandrakasan, B. Nikolic: "Digital Integrated Circuits: A Design Perspective", Prentice Hall, 2003
  2. A. Trost: Programirljiva vezja in razvojna orodja Xilinx, spletna stran: http://lniv.fe.uni-lj.si/xilinx/
  3. A. Trost: "Načrtovanje digitalnih vezij v jeziku VHDL", založba FE/FRI, 2011

Laboratorijske vaje

Projekt

Senzorski čipi oz. moduli

Spletno gradivo

  1. Programirljiva vezja in razvojna orodja Xilinx, http://lniv.fe.uni-lj.si/xilinx/
  2. Zynq, http://www.xilinx.com/products/silicon-devices/soc/zynq-7000.html
  3. Vivado, http://www.xilinx.com/products/design-tools/vivado.html
  4. Zedboard, http://zedboard.org/product/zedboard
  5. Red Pitaya, lniv/redpitaya/
  6. R. Kastner, J. Matai, S. Neuendorrfer, Parallel Programming for FPGAs,The HLS Book, 2018-23
  7. Xilinx, Vivado Design Suite User Guide, High-Level Synthesis, UG902 (v2020.1)
Prosojnice za predavanjaGradivo za vaje

Zasnova mikroelektronskih vezij

(c) LNIV 2022