Digitalna integrirana vezja in sistemi
MAG, 3. semester (3-0-2)
DIVS 2020
Gradivo
- Programirljiva vezja in razvojna orodja Xilinx, http://lniv.fe.uni-lj.si/xilinx/
- Zynq, http://www.xilinx.com/products/silicon-devices/soc/zynq-7000.html
- Vivado, http://www.xilinx.com/products/design-tools/vivado.html
- Zedboard, http://zedboard.org/product/zedboard
- Red Pitaya, http://redpitaya.com/
- Sinusni generator: Verilog, VHDL Sinus wave generator
| Prosojnice za predavanja | Gradivo za vaje |
|---|---|
|
Laboratorijske vaje
Za zaključek laboratorijskih vaj je potrebno narediti projekt v katerem uporabite vsaj eno lastno komponento, ki je vključena v sistem na čipu in povezana s procesorjem. Napišite tudi program (C, Python..) za krmiljenjenje sistema na razvojni plošči in preizkusite delovanje na oddaljenem računalniku. Oddajte v spletno učilnico datoteke z opisom vezja (*.vhd ali *.v), program in poročilo. Primere starih študentskih projektov najdete na: LNIV Xilinx.
V poročilu opišite sistem in ocenite izdelano komponento s stališča:
- splošnosti (kaj se da nastavljati) ?
- optimizacije strojne opreme (poraba, primerjava) ?
- verifikacije (simulacija, test na plošči) ?
- dokumentacije (komentarji kode, poročilo) ?
Konzultacije o projektu in zagovor projekta med zimskim izpitnim obdobjem ob torkih in četrtkih na Zoom (po dogovoru na elektronsko pošto Andrej.Trost@fe...).
Zasnova mikroelektronskih vezij
(c) LNIV 2022