Strojno-opisni jeziki se uporabljajo za razvoj digitalnih vezij in sistemov. Vezja naredimo z računalniškimi orodji in preizkušamo na razvojnih ploščah s programirljivimi vezji (FPGA, CPLD, SoC). Na spletni strani so povezave z razlagami osnovnih konceptov jezikov VHDL in Verilog ter orodij proizvajalcev Intel in Xilinx, ki jih uporabljamo v Laboratoriju za načrtovanje integriranih vezij.
Model vezja | Osnovni stavki | Opis obnašanja | Strukturni opis | Načrtovanje vmesnika | Vprašanja
VHDL (Very high speed integrated circuit Hardware Description Language) je visokonivojski jezik za opis digitalnih vezij. To je eden izmed dveh standardnih jezikov (drugi je Verilog) za razvoj vezij na nivoju registrov. Gradivo na naslednjih straneh predstavlja najbolj osnovne koncepte jezika VHDL. Sintaksa jezika je opisana na primerih tipičnih digitalnih vezij, od preprostih vezij (izbiralniki, primerjalniki, flip-flopi) do kompleksnejših vezij kot so sekvenčni avtomati in osnov strukturnega načrtovanja. Primeri vezij so povzeti iz učbenika:
A. Trost, Načrtovanje digitalnih vezij v jeziku VHDL, založba FE/FRI, 2011
Verilog je standardni jezik za načrtovanje in preizkušanje digitalnih vezij na nivoju registrov. SystemVerilog je nadgradnja jezika Verilog, ki omogoča bolj učinkovito modeliranje in verifikacijo digitalnih sistemov
Quartus Prime je razvojno orodje proizvajalca Intel (bivša Altera). Na spletni strani www.altera.com je na voljo brezplačna verzija Quartus Prime Lite Edition, proizvajalec zahteva le, da se na njihovi spletni strani registrirate. Program zasede okoli 14 GB.
V laboratoriju imamo nameščeno različico 17.0. Za vaje na razvojnih sistemih DE0 Nano je potrebno ob namestitvi izbrati: Quartus Prime, ModelSim in Cyclone IV device support. Ob prvem zagonu izberemo opcijo Run Quartus Prime. V programu je potrebno nastaviti pot do ModelSim:
Tools > Options, EDA Tool Options: ModelSim-Altera: C:\intelFPGA_lite\17.0\modelsim_ase\win32aloem
Vivado osnove | Blokovni diagram | Enostaven IP | AXI IP
Vivado je razvojno orodje za vezja FPGA in sisteme na čipu SoC proizvajalca Xilinx. Na spletni strani www.xilinx.com je na voljo brezplačna verzija Vivado - HLx, proizvajalec zahteva le, da se na njihovi spletni strani registrirate.
Za prenos namestitvenih datotek uporabite Vivado HLx Web Installer, pri namestitvi pa izberite opcijo HLx WebPACK (ta ima brezplačno licenco), naredite kljukico pri Software Development Kit, med Devices pa izberite Zynq-7000. Program zasede okoli 20 GB.