Fakulteta za elektrotehniko - Tržaška 25 - 1000 Ljubljana - Slovenija

Laboratorij za načrtovanje integriranih vezij

Tel: +386 1 4768 351

Predmeti

1. stopnja

2. stopnja

3. stopnja

Dodiplomski (stari)

Podiplomski (stari)

Projekti in diplome

Digitalni elektronski sistemi UNI

4. semester (2-0-2)

Opis | DES 2014 | DES 2013 | DES 2012 | DES 2011 | DES 2010 | VHDL osnove | Grafični TestBench | Spartan-3 modul

Gradivo za predavanja

  • Pregled FPGA (pdf)
  • Načrtovanje (pdf) in pravila (pdf)
  • Vodila in vmesniki (pdf)
  • Zaporedni vmesniki (pdf)
  • Mikrosekvenčnik in procesor (pdf)

Projekt: Red Pitaya logični analizator (pdf)

Poročilo

Laboratorijske vaje

Laboratorijske vaje se začnejo 8.3., o razdelitvi v skupine se bomo dogovorili na predavanjih.
Predlog: A-Ka četrtek 16h, Kl-Pa četrtek 18h, Pe-Ž torek 16h.

(c) LNIV 2015