• Domov
• Za študente
• Osebje
• Projekti
• Reference
• Seminarji

Vsebina

Uvod v integrirana vezja, evolocija kompleksnosti, zmogljivosti in porabe moči. Inverter: definicije in lastnosti, statični CMOS inverter, bipolarni ECL inverter. Načrtovanje kombinacijskih vezij v CMOS tehnologiji: statična CMOS vezja, dinamična CMOS vezja, poraba moči. Načrtovanje sekvencnih vezij: statična sekvenčna vezja, dinamična sekvenčna vezja. Načrtovanje aritmetično logičnih blokov: seštevalniki, množilniki, pomikalniki, Načrtovanje pomnilniških struktur: polprevodniški pomnilniki, pomnilniška jedra, bralni promnilniki, bralno pisalni pomnilniki, pomnilna periferna logika, primeri načrtovanja pomnilniških vezij. Metodologija načrtovanja vezij: analiza, simulacija in sinteza vezij v jeziku VHDL, strojna verifikacija, možnosti implementacije vezij, prototipna izdelava z FPGA vezji, preizkušanje izdelanih vezij, načrtovanje vezij z upoštevanjem testiranja, generacija testnih vzorcev. Test Pattern Generation.

Literatura

1. J.Rabaey, A. Chandrakasan, B. Nikolic: "Digital Integrated Circuits: A Design Perspective", Prentice Hall, 2003
2. A. Trost: "Načrtovanje digitalnih vezij v jeziku VHDL", založba FE/FRI, 2011

Dodatno gradivo

• Kratka navodila za delo s programsko opremo ISE 10
• Skripta: A. Trost, "Načrtovanje digitalnih vezij v jeziku VHDL" (pdf)
• Predlogi projektnih nalog: ProjektiVSP.pdf, starejši projekti (2009, 2007, 2006)
• Simulacija časovnika: nastavi delilnik na 10 in čas simulacije 135 ms. Slika, test_casovnik.vhd
• Simulacija PWM: nastavi čas simulacije 35 ms. Slika, test_PWM.vhd
• Simulacija VGA: nastavi čas simulacije 16 ms. Slika, test_VGA.vhd

Zasnova mikroelektronskih vezij

• Prosojnice (v pdf formatu)