



Laboratorij za načrtovanje integriranih vezij

Univerza *v Ljubljani*  
Fakulteta *za elektrotehniko*



*Andrej Trost*

priprava na laboratorijske vaje 2012


## Integrirana vezja

Literatura: A. Trost: Načrtovanje digitalnih vezij v jeziku VHDL, FE 2011

# Programirljiva vezja: CPLD, FPGA


## Complex Programmable Logic Device


- ▶ Makro-celice s FF in povezovalno polje
- ▶ 1.000-20.000 log. vrat, 50-500 FF
- ▶ FLASH tehnologija, 1.8V



## Field Programmable Gate Array

- ▶ Matrika log. celic in povezovalno polje
- ▶ 10.000-10.000.000 vrat, 100k RAM
- ▶ CMOS tehnologija, 1.2V





# Razvoj vezij FPGA


- ▶ Družine vezij proizvajalca **Xilinx**

2001	2003	2004	2006	2009	2011
Virtex-II	Virtex-II pro	Virtex-4	Virtex-5	Virtex-6	Virtex-7
		<b>Spartan-3</b>		Spartan-6	Artix-7
Spartan-3	XC3S50	XC3S200	...	XC3S5000	
matrika CLB	16 x 12	24 x 20		104 x 80	
flip-flopov	1536	3840		66560	
BRAM	4 (9kB)	12 (27kB)		104 (234kB)	
vh-izh	124	173		633	
cena	\$12	\$15		\$160	


- ▶ Osnovni paket razvojnih orodij je brezplačen
  - ▶ Xilinx ISE WebPACK 12.3 ([www.xilinx.com](http://www.xilinx.com), 10GB)

# Uporaba programirljivih vezij

## CPLD



## FPGA



## Tekmovanja na FE


- ▶ digitalni osciloskop, DMX konzola, GPS, VGA video igrice, MIDI vmesniki, mikroprocesorji, audio spektralni analizator
- ▶ **Tekmovanje študentskih projektov 2012**

# Razvojni sistemi



Digilent CPLD  
CoolRunner II

- ▶ razvojni sistem za lab. vaje in projekte  
XC3S100E ali XC3S250E (Digilent)



Digilent Spartan-3E Board

Spartan-3 XC3S200  
razvojni modul (Lab)



- ▶ pri nas razviti FPGA razvojni moduli
  - ▶ <http://lniv.fe.uni-lj.si/Spartan3Modul.html>
  - ▶ XC3S50E + SRAM + VGA

# Preverjanje delovanja razvitega vezja

## ▶ Simulacija na osebnem računalniku


- ▶ funkcionalna in časovna simulacija
- ▶ ASIC100% simulacijo > cena napake!

## ▶ Programirljiva vezja

- ▶ vsaj funkcionalna simulacija blokov
  - ▶ problem je simulacijski čas
- ▶ emulacija vezja
  - ▶ problem je vidnost signalov, čas priprave in možnost priprave kompleksnih testov


## ▶ Mikroprocesorji

- ▶ debagiranje v sistemu ali emulatorju



R. Wilson, Verifying FPGA designs, EDN, feb 2009

- ▶ VHDL je standardni jezik za opis vezja
  - ▶ VHDL ni programski jezik !
  - ▶ stavki za opis vezja se izvajajo paralelno
- ▶ Opis zgradbe vezja  
vezje(arhitektura)



## VHDL

Very high-speed IC  
Hardware  
Description  
Language

- ▶ opis postopkov,  
obnašanje vezja


```
p1: process(pretok)
begin
  ventil <= '0';
  if pretok > 10 then
    ventil <= '1';
  end if;
end process;
```

# Funkcijski opis vezja v jeziku VHDL

- ▶ stavki opisujejo gradnike vezja
  - ▶ vrstni red stavkov ni pomemben (sočasni stavki)

```
entity adder is
  port ( a, b : in std_logic;
         carry : in std_logic;
         sum : out std_logic);
end adder;
```

```
architecture logic of adder is
  signal c : std_logic;
begin
  sum <= c xor carry;
  c <= a xor b;
end one;
```



deklaracija notranjega  
signala

# Podatkovni tipi: vektorji

- ▶ Območje indeksov običajno deklariramo od MSB proti LSB

```
signal a, b, c: std_logic_vector(7 downto 0);  
signal high, low: std_logic_vector(3 downto 0);
```

- ▶ Podvektor

```
high <= a(7 downto 4); -- 4 bitni podvektor  
low <= a(3 downto 0); -- 4 bitni podvektor  
sign <= a(7); -- sign je tipa std_logic
```

- ▶ Predznačeni ali nepredznačeni vektorji: IEEE.numeric\_std
- ▶ Definirane osnovne aritmetične operacije

```
use IEEE.numeric_std.all;  
  
architecture one of test is  
    signal a, b, sum: unsigned(7 downto 0);  
begin  
    sum <= a + b; -- 8 bitni seštevalnik
```

# Sekvenčni elementi in sinteza vezja

- ▶ Program za sintezo zna narediti register ali flip-flop, če uporabimo ustrezeno obliko opisa vezja

## I. oblika: popolnoma sinhrono vezje

```
reg: process (clk)
begin
  if rising_edge(clk) then
    q <= d;
  end if;
end process;
```

## II. oblika: asinhroni reset

```
reg: process (clk, reset)
begin
  if reset='1' then
    q <= "00000000";
  elsif rising_edge(clk) then
    q <= d;
  end if;
end process;
```