Faculty of Electrical Engineering - Trzaska 25 - 1000 Ljubljana - Slovenia
Phone: +386 1 4768 351
V Laboratoriju za načrtovanje integriranih vezij imamo dolgo tradicijo načrtovanja sistemov, ki temeljijo na družinah vezij Xilinx FPGA. Prvi prototipni razvojni sistem smo razvili že v letu 1995 in na njem testirali vrsto digitalnih vezij. Razvojne sisteme uporabljamo za prototipno izvedbo in verifikacijo digitalnih vezij v okviru študentskih projektov, diplom in tekmovanj v načrtovanju digitalnih vezij. V zadnjem času razvijamo sisteme na osnovi cenovno dostopnih vezij iz družine Spartan:
S3A razvojna plošča |
Spartan-3 razvojni modul |
Spartan-3 plošča FPGA/CPLD |
Na laboratorijskih vajah uporabljamo komercialni razvojni sistem Basys 2 proizvajalca Digilent. Sistem vsebuje programirljivo vezje XC3S100E ali XC3S250E, 4 prikazovalnike, tipke stikala, LED, razširitvene priključke, priključek PS/2 ter izhodni priključek za računalniški monitor VGA.