• LNIV
• Razvojni sistemi
• Razvojna Orodja
• Osnove VHDL
• Projekti

Spartan-3 razvojni modul je prototipno vezje, ki je razvito v celoti v Laboratoriju za načrtovanje integriranih vezij. Glavni gradnik modula je programirljivo vezje Xilinx Spartan-3 XC3S200 (ali 3S400) v ohišju TQ144. Modul vsebuje FT232 USB-RS232 vmesnik, ki omogoča tudi konfiguracijo modula. Zadnja različica modula (V2.0) je bila razvita za potrebe Tekmovanja v načrtovanju vezij 2009. Lastnosti: FPGA Xilinx XC3S200 ali XC3S400 TQ144 USB-RS232 vmesnik 2 tipki, 2 LED, 50 MHz oscilator 2 kanalni 3Ms/s ADC priključki: 40 pin, 6 pin (PMOD) in 64 pin (DIN 41612)

Kratka navodila za uporabo

Razvojni modul se napaja preko adapterja z enosmerno napetostjo 6V-9V, pozitivni pol je na sredinskem priključku J1. Ob priklopu napajanja sveti LED z oznako 2.5V. Modul povežemo z računalnikom preko USB priključka. Ob prvi povezavi je potrebno naložiti gonilnike za FT232 USB-RS232 vmesnik s spletne strani proizvajalca FTDI.

Programiranje vezja FPGA

Programiranje modula izvajamo z orodjem Jtag09.exe - Configure Device. Program prenese nastavitveno datoteko (*.bit) v FPGA ali v vezje PROM. Med razvojem novega vezja običajno programiramo samo vezje FPGA, ko pa imamo delujoče vezje, naložimo nastavitveno datoteko v PROM. Program Jtag09 glede na postavitev kratkospojnikov ugotovi katero vezje želimo programirati. Za programiranje vezja FPGA mora biti kratkospojnik JP2 v položaju 2-3, kratkospojnik JP1 pa naj bo odstranjen.

V prgramu ISE izberemo ustrezne nastavitve z desnim klikom na Generate Programming File in izbiro Properties. Odpre se okno, kjer izberemo kategorijo Startup Options in nastavimo lastnost FPGA Start-Up Clock na JTAG Clock. Potrdimo nastavitve in z dvojnim klikom izvedemo Generate Programming File, ki naredi datoteko s kočnico bit za programiranje vezja. Po uspešnem programiranju se prižge dioda DONE.

Programiranje vezja PROM

Naredimo implementacijo vezja in pod Generate Programming File v Properties nastavimo v kategoriji Startup Options lastnost FPGA Start-Up Clock na CCLK (to je sicer privzeta nastavitev pri novem projektu). Potrdimo nastavitve in z dvojnim klikom izvedemo še Generate Programming File, ki naredi datoteko s kočnico bit za programiranje vezja. Uporabite lahko datoteko leds2.bit za modul verzije V1.1 ali pa primer serijske komunikacije (glej razlago spodaj) rxtx2.bit za V2.0.

Za programiranje nastavimo kratkospojnik JP2 v položaj 1-2 in poženemo program Cofigure Device, ki bo ob uspešni detekciji javil Download PROM. Izberemo konfiguracijsko datoteko in sprožimo nalaganje, ki traja nekoliko dlje. Poskrbimo, da je kratkospojnik JP1 vstavljen (položaj 1-2) in izklopimo ter ponovno vklopimo napajanje, ki bo sprožilo nalaganje konfiguracije iz PROM. Brisanje in nalaganje konfiguracije lahko sprožimo tudi s pritiskom na tipko PROG v modulu verzije V1.1 ali s sklenitvijo JP1-3 (prog) v V2.0 na maso.

Serijska komunikacija

Gonilnik za FTDI USB vmesnik podpira direktno komunikacijo, ki jo uporablja program Jtag09, in navidezni USB-RS232 priključek, ki je uporaben za preprosto komunikacijo. Način delovanja se vzpostavi po priklopu USB kabla: če najprej poženemo program Jtag09, bo gonilnik deloval v direktnem načinu, če pa najprej poskusimo komunicirati preko RS232 pa bo preklopil v navidezni RS232 način. Za preklop med načinoma moramo vedno izklopiti in ponovno vklopiti USB kabel.