Navodila za SHDL (V.38)

SHDL | Sintaksa | Prevajanje in analiza

Kako se SHDL prevede v VHDL?

Primer: vezje za generiranje učinka leteče luči. Na vhodu vezja sta enobitna kontronlna signala ena in neg, izhod pa je 4-biten vektor (luc). Vezje vsebuje števec, zato je v jeziku VDHL med priključki tudi ura (clk).

Notranji signali se prevedejo v deklaracije signalov, če so registri dobijo tudi začetno vrednost 0.

V izhodnem modelu v jeziku VHDL je najprej kombinacijski del vezja: sočasni prireditveni stavki, nato je kombinacijski proces, na koncu pa še sekvenčni proces. Prevajalnik poskrbi za pravilen zapis številskih vrednosti in sintakso procesnih stavkov.

Analiza modela vezja

Spletno orodje med prevajanjem analizira model vezja. V zavihku  Analysis  so zbrane informacije o vezju: razčlenjena koda (Visit), ocenjena površina vezja (Resources) in prikaz vezja v obliki grafa pretoka podatkov (DFG). Suzmmary predstavlja osnovne statistične informacije o modelo vezja v obliki števila:

• vhodno-izhodnih priključkov,
• flip-flopov,
• logičnih operatorjev,
• aritmetičnih operatorjev,
• primerjalnih operatorjev in
• izbiralnikov.

Orodje vključuje analizo velikosti vezja, ki poda oceno površine izdelanega integiranega vezja v tehnologiji CMOS. Analiza se izvede ob kliku na Resources in poda v obliki površine posameznih gradnikov vezja ter celotne ocenjene površine kombinacijskega in sekvenčnega dela vezja. Skupna ocenjena površina je določena relatvno, glede na velikost standardnih 2-vhodnih logičnih vrat NAND. Ob kliku na DFG pa se prikaže graf pretoka podatkov, ki predstavlja model vezja.

Primer: Analiza vezja 8-bitnega števca po modulu 254.