



Laboratorij za načrtovanje integriranih vezij

Univerza *v Ljubljani*
Fakulteta *za elektrotehniko*




1. stopnja VSP, 1. letnik

Programirljivi digitalni sistemi

prenos in obdelava podatkov


Vmesniki in vodila



- ▶ Električni vmesnik (**Interface**, I/F)
 - ▶ logično vezje z zunanjimi povezavami in priključki
- ▶ Vodilo (**bus**)
 - ▶ vodilo omogoča prenos podatkov med napravami
 - ▶ pasivno vodilo (el. povezave)
 - ▶ vodilo s krmilnikom (usklajuje fizični nivo prenosa, **Phy**)


Vzporedni (paralelni) prenos

- ▶ prenos več bitov naenkrat, vsak po svoji povezavi
- ▶ vodilo vsebuje podatkovne povezave in
- ▶ kontrolne povezave
 - ▶ določajo kdaj naj se podatek prenese




Paralelni prenos v več registrov

- ▶ vmesnik določa signale vodila
- ▶ kontrolni signal ali naslov za vsak register
- ▶ asinhrono




Paralelni prenos v več registrov

- ▶ vmesnik določa signale vodila
- ▶ kontrolni signal ali naslov za vsak register
- ▶ asinhrono ali **sinhrono (vodilo vsebuje uro)**




Enosmerni (unidirectional) prenos

- ▶ podvojene podatkovne povezave za prenos v obe smeri
 - ▶ več vodnikov – dražje tiskano vezje, kabli...
 - ▶ prenos lahko poteka v obe smeri hkrati




Dvosmerni (bidirectional) prenos

- ▶ izhode vežemo skupaj preko tristanjskih ojačevalnikov
 - ▶ en ojačevalnik je odprt, drugi so v stanju visoke impedance
- ▶ lastnosti
 - ▶ cenejše vodniki, prenos poteka le v eno smer naenkrat




Deljeno vodilo

- ▶ deljenje (multipleksiranje) signalov, ki se prenašajo preko istih povezav
- ▶ deljenje zaradi dvosmernega prenosa podatkov
 - ▶ npr. statični pomnilnik - SRAM
- ▶ deljenje naslovnih in podatkovnih povezav
 - ▶ npr. zunanje vodilo 8-bitnih procesorjev Intel 8051
- ▶ deljenje naslovnega vodila
 - ▶ npr. dinamični pomnilnik - DRAM



Deljeno vodilo za povezavo več naprav



Kaj prenašamo po vodilu

- ▶ Podatke
 - ▶ prenašajo se po besedah (byte)
- ▶ Ukaze oz. kontrolne signale
 - ▶ izberi napravo / beri / piši
 - ▶ naslov izvora ali ponora podatkov
- ▶ Signale, ki jih določa protokol prenosa
 - ▶ zahteve (request), prekinitve (interrupt)
 - ▶ potrditve (acknowledge)
 - ▶ časovno usklajevanje (sinhrono / asinhrono)

Klasifikacija vmesnikov

Vzporedni (paralelni)

- ▶ prenos več bitov hkrati
- ▶ Asinhroni
 - ▶ paralelna vrata (Centronics)
 - ▶ pomnilniški (SRAM, DRAM)


- ▶ Sinhroni
 - ▶ računalniški ISA, PCI
 - ▶ pomnilniški (SDRAM)
 - ▶ procesorski (AMBA, CoreConnect, Wishbone)

Zaporedni (serijski)

- ▶ en bit naenkrat
- ▶ Asinhroni
 - ▶ RS232 (UART), LIN
 - ▶ USB, Ethernet

- ▶ Sinhroni
 - ▶ PS/2 (tipkovnica)
 - ▶ SPI (SD Card)
 - ▶ I2C (med čipi)
 - ▶ JTAG (program & test)

Vodila v osebnem računalniku




- ▶ **sistemsko vodilo**
 - ▶ odvisno od procesorja
- ▶ **pomnilnik SDRAM**
 - ▶ 64 bitov, 133 MHz, SSTL 2.5V
 - ▶ do 533 MHz, SSTL 1.5V
- ▶ **vzporedno vodilo PCI**
 - ▶ 32 bitov, 33 MHz (133MB/s)
 - ▶ 64 bitov, 66 MHz (533MB/s)
- ▶ **hitri zaporedni vmesniki**
 - ▶ PCIe (1-16 GB/s)
 - ▶ SATA (1.5-6 GB/s)
- ▶ **vmesniki za zunanja vodila**
 - ▶ zaporedni USB, Ethernet
 - ▶ RS232, PS/2

Razvoj komunikacije v digitalnih sistemih

- ▶ Vzporedni prenos podatkov po tiskanem vezju s standardnimi napetostnimi nivoji (5V TTL/CMOS)
- ▶ Paralelna vodila na plošči osebnega računalnika
 - ▶ vodilo ISA (Industry Standard Architecture, 1981/84)
 - ▶ IBM AT vodilo prenaša 16 bitov pri 8 MHz, TTL
 - ▶ paralelno vodilo za disk (IDE/ATA)
- ▶ Vzporedno vodilo Centronics
 - ▶ prenos podatkov do tiskalnika, na krajše razdalje
- ▶ Zaporedna vodila
 - ▶ RS232, diferencialni nivoji omogočajo večje razdalje
- ▶ Hitra zaporedna vodila
 - ▶ USB, Ethernet, PCI Express


Usklajevanje komunikacije




- ▶ Usklajevanje z nadrejeno napravo
- ▶ Ena izmed naprav (**master**) določa kdaj in kam se prenaša
- ▶ Druga naprava (**slave**) posluša in izvršuje zahteve

Paralelna vrata (Centronics)

- ▶ 8-bitni vmesnik za zunanje naprave računalnika (PC)
- ▶ asinhrono paralelno vodilo




- ▶ Usklajevalni protokol
 1. PC čaka, da je naprava pripravljena (**busy=0**)
 2. PC postavi podatek (**data**) in naredi impulz (**strobe**)
 - ▶ podrejena naprava signalizira zasedenost (**busy=1**)




Zaporedni (serijski) vmesniki

- ▶ Najprimernejši za komunikacijo na daljše razdalje
- ▶ Asinhroni vmesniki
 - ▶ pošiljajo le podatke, uro mora sprejemnik rekonstruirati
- ▶ Sinhroni serijski vmesniki
 - ▶ pošiljajo podatke in uro
- ▶ Protokol določa vrstni red podatkovnih in kontrolnih bitov
 - ▶ Npr. vmesnik PS/2 pošlje najprej start ('0'), nato pa podatkovne bite od najnižjega (LSB) proti najvišjemu (MSB)...




Zaporedna pretvorba podatkov v vzporedno

- ▶ Pretvorba s pomikalnim registrom (SIPO)
 - ▶ zaporedno vežemo toliko DFF, kolikor je dolg podatkovni paket
 - ▶ paziti moramo na zaporedje – prvi poslani bit je MSB ali LSB
- ▶ Npr. 4-bitni pomikalni register, prvi bit je LSB
 - ▶ podatki se pomikajo v desno, proti LSB




Vzporedna zaporedna pretvorba (oddajnik)

- ▶ Zaporedni oddajnik s pomikalnim registrom (PISO)




Pretvorba z izbiralnikom

- ▶ Zaporedno vzporedno pretvorbo lahko naredimo z registrom in izbiralnikom
 - ▶ števec bitov (`bit_cnt`) določa kateri podatek gre na izhod



Sinhronizacija sprejetih podatkov

- ▶ Digitalni sistem običajno dela s svojo uro
 - ▶ potrebujemo sinhronizacijo podatkov, ki se pomikajo z uro, ki jo določa hitrost prenosa
- ▶ Sinhronizacija z medpomnilniki
 - ▶ uporabimo pomnilnik FIFO (First-In First-Out) z dvema vrati, na eni strani vpisuje podatke sprejemnik, na drugi jih bere sistem
- ▶ Sinhronizacija ob vzorčenju
 - ▶ potrebujemo vsaj 2x višjo frekvenco kot je hitrost prenosa
 - ▶ vzorčimo uro in podatke ter detektiramo prehode ure za določanje trenutka zajemanja podatkov




Lastnosti zaporednih vmesnikov


- ▶ Bitna hitrost = frekvenca s katero se prenašajo posamezni biti, določa periodo za posamezni bit ($T = f_{\text{bit}}$)
- ▶ Podatkovni okvir
 - ▶ podatkovne bite vedno spremlja nekaj kontrolnih bitov
 - ▶ podatkovni okvir – start, kontrolna vsota ali pariteta, stop
 - ▶ okvir omogoča usklajevanje sprejemnika in oddajnika in detekcijo ali odpravljanje napak pri prenosu
 - ▶ hitrost prenosa podatkov (podatkovni pretok) je zaradi okvirja manjša od bitne hitrosti
- ▶ Prenos poteka po povezavah z običajnimi logičnimi nivoji (npr. na tiskanem vezju) ali diferencialnih povezavah (za večje razdalje ali hitrosti prenosa)

Sinhroni zaporedni vmesnik – I2C

- ▶ Vodilo sestavlja ura (SCL) in podatkovna linija (SDA)
 - ▶ I2C – serijski EEPROM, D/A in A/D pretvorniki, senzorji
 - ▶ Omogoča povezavo več enot na vodilo, pasivna logična '1'




- ▶ Npr. mikroprocesor AVR ima vmesnik TWI (Two Wire Interface) za komunikacijo po I2C protokolu




Sinhroni zaporedni vmesnik - SPI

- ▶ Vodilo sestavlja ura (SCLK), podatkovni izhod (MOSI) in vhod (MISO) v nadrejeno enoto




- ▶ Uporaba:
 - ▶ MMC, SD kartice, senzorji, nalaganje mikrokrmilnikov
 - ▶ prenos podatkov od MSB proti LSB
 - ▶ več podrejenih enot lahko vežemo vzporedno ali v verigo




Sinhroni zaporedni vmesnik - JTAG

- ▶ vodilo sestavlja ura (TCK), kontrolni izhod (TMS), podatkovni izhod (TDO) in vhod (TDI) v nadrejeno enoto
- ▶ JTAG je zaporedni vmesnik po IEEE standardu (1149.1) za periferno testiranje vezij
 - ▶ proizvodno testiranje povezav med dvema integriranima vezjema
 - ▶ preko JTAG odklopimo priključke od notranjosti vezja, nastavljamo stanja na priključkih in beremo stanja na drugem vezju



Testiranje in programiranje vezij z JTAG




- ▶ zaporedni prenos ukazov in podatkov
- ▶ več vezij povežemo v JTAG verigo

- ▶ Poleg ukazov po standardu še dodatni ukazi za programiranje vezij CPLD ali FPGA
- ▶ Programiranje in debugiranje mikrokontrolerov preko JTAG
 - ▶ ustavitev izvajanja ukazov in dostop do vseh registrov preko vmesnika JTAG

Asinhroni zaporedni vmesnik – RS232

- ▶ Asinhroni sprejemnik in oddajnik (UART)
 - ▶ asinhroni podatkovni paketi, sprejemna ura se sinhronizira za vsak paket – sinhronizacija paketov
 - ▶ vnaprej dogovorjene bitne frekvence
 - ▶ 9600, 38400, 115200 bit/s
 - ▶ npr. podatkovni paket 8N1:



Asinhroni zaporedni vmesnik – LIN


- ▶ **LIN (Local Interconnect Network)**
 - ▶ enostaven protokol, ki je podoben RS232
 - ▶ razvit za avtomobilsko industrijo
- ▶ V primerjavi z zmogljivejšim avtomobilskim vmesnikom **CAN** je počasnejši in enostavnejši
 - ▶ uporaben za monitoring senzorjev, prenos ukazov za odpiranje oken...
 - ▶ cenena izvedba vmesnika z mikrokrmilnikom
 - ▶ ne vsebuje robustnega odpravljanja napak
 - ▶ ni uporaben za varnostno kritične aplikacije



Prenos podatkov po protokolu LIN


► Sinhronizacija sprejemnika

- min. 13 bitov logična 0, ki mu sledi 1 bit premora
- sledi start bit (logična 0) in kombinacija 55_{16}



► Prenos v serijski obliki 8N1

- start bit (logična 0), 8 podatkov in stop bit (log. 1)



Povzetek

- ▶ Predstavi digitalne vmesnike (navedi kakšen primer).
 - ▶ Opiši zaporedni in vzporedni prenos podatkov.
- ▶ Opiši vezje za vzporedno/zaporedno pretvorbo podatkov, ki ga potrebujejo zaporedni vmesniki.