4. vaja: Sekvenčno vezje – digitalno sito

Izdelali bomo digitalno sito s končnim impulznim odzivom (angl. FIR – Finite Impulse Response), ki ga lahko uporabimo za obdelavo digitaliziranega zvoka. Vhodni in izhodni podatki bodo 8-bitne vzorčene vrednosti sinusnega signala različnih frekvenc. Simulacijska koda: <u>https://lniv.fe.uni-lj.si/courses/des/TestFIR.vhd</u>



Lastnosti sita so odvisne od zgradbe in reda (števila koeficientov). Digitalno sito s končnim odzivom FIR naredimo iz zakasnilnih elementov, množilnikov in seštevalnika.



Vezje FIR s štirimi koeficienti

Naredi vezje nizkega sita FIR, ki ima štiri koeficiente: $c_0 = c_3 = 157/1024$ in $c_1 = c_2 = 355/1024$. Koeficienti so v obliki ulomka zato, da bomo v vezju računali s celimi števili. Vhod v vezje ob *n*-tem ciklu ure naj bo x[n], izhod y[n] pa se izračuna po enačbi:

$$y[n] = \frac{1}{1024} (c_0 \cdot x[n] + c_1 \cdot x[n-1] + c_2 \cdot x[n-2] + c_3 \cdot x[n-3])$$

- V orodju SHDL opiši vezje z 8-bitnim predznačenim vhodom x in izhodom y enakega tipa. Določi še predznačene 8-bitne notranje signale za zakasnjene vhodne vrednosti in 10-bitne koeficiente, ki jim priredi konstantne vrednosti 157 oz. 355. Opiši zakasnilne elemente (registre) in izraz za vsoto produktov, ki je 18 bitna predznačena vrednost. Deljenje vsote s 1024 naredimo tako, da odstranimo spodnjih 10 bitov (1024 =2¹⁰), kar zapišemo s podvektorjem: y = sum(17 downto 10)
- 2. Naredi simulacijo odziva sita, ko pride vhodu impulz. Vhod postavi za en cikel ure na vrednost 100, sicer pa naj bo na 0. Na izhodu dobimo v zaporednih ciklih koeficiente deljene z 10 (100/1024):



Simulacija s testno strukturo

Opis digitalnega sita v jeziku VHDL bomo prenesli v program ModelSim in naredili simulacijo s testno strukturo, ki generira frekvenčni prelet.

- Odpri program ModelSim in naredi nov projekt. Naredi novo datoteko vrste VHDL z imenom fir.vhd v katero kopiraj prevedeno kodo s spletnega orodja. S spletne učilnice prenesi datoteko <u>testfir.vhd</u>, jo vključi v projekt (Add existing file) in prevedi vse (Compile, Compile All).
- Začni simulacijo (Simulate, Start) in izberi iz knjižnice work testno strukturo (testfir). Dodaj v simulacijsko okno signale (Add, To Wave, All) in izvedi simulacijo s klikom na ikono Run - All.

Start Simulation		10 (1 = 1)	_ 2
Design VHDL Verilog	Libraries	SDF Others	*
▼ Name	Type	Path	1
	Library	C:/Users/LNIVHP/Desktop/DES/firsim/	
E fir	Entity	C:/Users/LNIVHP/Desktop/DES/firsim/f	
+ E testfir	Entity	C:/Users/LNIVHP/Desktop/DES/testfir	
+- 220model	Library	\$MODEL_TECH//altera/vhdl/220model	

3. Nastavi decimalni prikaz vhodnega in izhodnega signala: (desni klik na signal, radix, decimal), analogni format prikaza vrednosti: (analog (automatic)) in ustrezen zoom (Zoom Full). Opazuj kako se z višanjem frekvence znižuje amplituda izhodnega signala.

*Pasovno sito FIR

Poskusi narediti in simulirati še model pasovnega sita 7. reda, ki zaduši nizke in zelo visoke frekvence. Sito ima simetrične koeficiente, med katerimi so tokrat tudi negativne vrednosti:

