Fakulteta za elektrotehniko - Tržaška 25 - 1000 Ljubljana - Slovenija

Laboratorij za načrtovanje integriranih vezij

Tel: +386 1 4768 351

Predmeti

1. stopnja

2. stopnja

3. stopnja

Dodiplomski (stari)

Podiplomski (stari)

Projekti in diplome

Modul B: (VS) Integrirana vezja in Načrtovanje digitalnih elektronskih sistemov

5. semester IV (2-0-2) in NDES (2-0-2)

HL Model | VHDL | Quartus | GrafTB | Prevajalnik CPU12 | Modul B 2017 | 2015

Vsebina

Na spletni strani FE je kratek opis predmeta Integrirana vezja in študijske literature.

Literatura

  1. J.Rabaey, A. Chandrakasan, B. Nikolic: "Digital Integrated Circuits: A Design Perspective", Prentice Hall, 2003
  2. A. Trost: "Načrtovanje digitalnih vezij v jeziku VHDL", založba FE/FRI, 2011
Prosojnice za predavanjaGradivo za vaje
  • Chapter 1: Introduction (ppt)
  • Chapter 2: The Manufacturing Process (ppt)
  • Chapter 3: The Devices (ppt)
  • Chapter 4: The Wire (ppt)
  • Chapter 5: The CMOS inverter (ppt)
  • Chapter 6: Designing Combinational Logic Gates in CMOS (ppt)
  • Chapter 7: Sequential Circuits (ppt)
  • Chapter 8: Designing Complex Digital Integrated Circuits (ppt)
  • Chapter 9: Coping with Interconnect (ppt)
  • Chapter 10: Timing Issues in Digital Circuits (ppt)
  • Chapter 11: Designing Arithmetic Building (ppt)
  • Chapter 12: Designing Memory and Array Structures (ppt)
  • Uvod v laboratorijske vaje (pdf)
  • lab 1-2: kombinacijska vezja (lab1, lab2)
  • lab 3-4: sekvenčna vezja (lab3, lab4)
  • lab 5-6: leteča luč (lab5, lab6)
  • lab 7: cpu (lab7)
  • lab 8: mikroprocesor (lab8, pdf)
  • lab 9: miniprojekt (lab9)
  • lab 10: grafika (lab10)
  • lab 11: grafični sistem (lab11, pdf)
  • lab 12: grafični sistem (2) (lab12)

Dodatno gradivo

Anketa

  • Navodila za zagovor laboratorijskega projekta (pdf)
  • Kratka navodila za delo s programsko opremo Quartus
  • Predstavitev delovanja CMOS inverterja

Zasnova mikroelektronskih vezij

(c) LNIV 2014