Faculty of Electrical Engineering - Trzaska 25 - 1000 Ljubljana - Slovenia

Laboratory for Integrated Circuit Design

Phone: +386 1 4768 351

Predmeti

1. stopnja VS

2. stopnja

3. stopnja

Dodiplomski (stari)

Podiplomski (stari)

Projekti in diplome

Tekmovanje v načrtovanju digitalnih vezij 2012/13

Vabilo

Vabimo študente, ki vas zanima snovanje digitalnih vezij v jeziku VHDL, da predlagate izdelavo zanimive aplikacije na razvojni plošči z vezjem FPGA, USB povezavo in grafičnim izhodom (VGA). Posebej ste vabljeni študenti elektronike, ki ste se pri predmetih IV/NDES in Integrirana vezja (UNI) že srečali z osnovami prikaza grafike VGA z digitalnim vezjem. Na tekmovanje se lahko prijavite posamezno ali v manjši skupini (2-3 študenti) in sicer tako, da predstavite svojo zamisel in kratek načrt izvedbe. Prijavljenim bomo razdelili brezplačne razvojne sisteme S3A. Najboljši končni izdelek bo nagrajen in uvrščen na tekmovanje v okviru Katedre za elektroniko.

Cilj

Izdelava in prikaz delovanja grafičnega vmesnika za mikroprocesorski sistem. Z uporabo razvojne plošče S3A naredite preprosto grafično kartico in jo povežite z mikroprocesorskim sistemom po vaši izbiri (Š-ARM, Arduino...). Prikažite delovanje na preprosti aplikaciji, npr. grafični prikaz izmerjenih vrednosti, računalniška igra...

Primer komercialnega grafičnega vmesnika za sistem Arduino: Gameduino

Kdaj?

V januarju 2013 se lahko prijavite in dobite razvojni sistem.
Zaključek tekmovanja s predstavitvami izdelkov bo predvidoma v maju 2013.

Dodatne informacije

Za prijavo in dodatne informacije se obrnite na: andrej.trost@fe.uni-lj.si

Rezultati tekmovanja v načrtovanju digitalnih vezij 2008

Finale tekmovanja

Finale je potekalo 29.10. v diplomski sobi skupaj s finalom tekmovanja Š-ARM 2008. Tekmovalci so predstavili svoje projekte pred tričlansko komisijo: prof. Tadej Tuma, Janez Jarc (Asyst electronic) in dr. Uroą Mali (Silica d.o.o.). Končni vrstni red:

1. S. Lapanja
Generator video signala in preprosta video igrica.

2. D. Plaskan, J. Zdovc
Razširitvena plošča za DSP sistem.

3. S. Pevec
Krmiljenje hišne centralne napeljave.

Tekmovanje so organizirali sodelavci Katedre za elektroniko.


Predstavitve finalistov v diplomski sobi

Staš je predstavil generator video signala, ki ne zna prikazati le mavrico ampak ga lahko uporabimo tudi za izdelavo preproste video igrice.

Domen in Jure sta predstavila FPGA razširitveno ploščo za DSP razvojni sistem, ki je namenjen obdelavi radarskih signalov. Trenutno je še v fazi razvoja...

Simon se je ukvarjal z regulacijo ogrevanja hiše. Podano razvojno ploščo je nadgradil z elementi uporabniškega vmesnika za enostavno krmiljenje naprav.

Dodatne informacije

Tekmovalci so imeli na voljo kit komplet razvojnega sistema Spartan-3, ki je bil razvit v laboratoriju LNIV. Razvojno programsko opremo ponuja proizvajalec Xilinx brezplačno. Gradivo za načrtovanje digitalnih vezij v jeziku VHDL je dostopno na naąih spletnih straneh.

Najlepša hvala glavnemu sponzorju Silica d.o.o., ki je prispeval komponente za izdelavo projektov in lepe nagrade v obliki komercialnih razvojnih paketov!

Andrej Trost


Dr. Uroš Mali iz podjetja Silica je podelil lepe nagrade vsem finalistom.

(c) LNIV 2009