


## 5. vaja: Linija za robno testiranje

### 5.1 Osnovna celica za robno testiranje



Naredi registrsko celico za nadzor in pregled signalov, ki bo sestavni del linije za robno testiranje. Celico vključimo v testirani sistem tako, da prekinemo opazovano povezavo in nanjo povežemo signal **pi** in **po**. Serijska signala **si** in **so** sta namenjena zaporedni vezavi osnovnih celic v serijsko testno linijo, tako da zgradimo podatkovni pomikalni register (DR). Delovanje osnovne celice, ki je vezana v testno linijo:

1. Zajem stanja povezave **pi** ob **tck** in **shiftDR=0**, **clockDR=1**
2. Pomik stanja ob **tck** in **shiftDR=1**, **clockDR=1**. V tej fazi se pomikajo v register nove vrednosti iz serijskega vhoda **tdi** in hkrati zajeto stanje proti končnemu **tdo**.
3. Nastavitev stanja povezave ob **tck** in **updateDR=1**. Vse povezave s celicami nastavimo hkrati, če je **mode=1** dobijo novo vrednost.

### 5.2 Testna linija

Poveži štiri osnovne celice v testno linijo, kjer so signali **pi** vezani na 4-bitni vektor **x**, serijski izhodi pa na 4-bitni vektor **y**. Serijski vhod prve celice naj bo **tdi**, zadnje pa **tdo**.

Napiši testno strukturo, ki nastavlja krmilne signale testne linije, tako da bo mogoče serijsko branje vrednosti iz vhodov ter nastavljanje vrednosti izhodov. Pomikanje podatkov v drugi fazi naredi z zanko:

```

shiftDR = 1;
clockDR = 1;
di=4'b0011; // testna vhodna kombinacija
for(i=3; i>=0; i=i-1) begin
    tdi = di[i];
    do <= {do[2:0], tdo};
    #10;
end

```