


## Navodila za orodje Xilinx ISE 12

### Project Settings

Property Name	Value
Product Category	All
Family	Spartan3E
Device	XC3S250E
Package	CP132
Speed	-5
Top-Level Source Type	HDL
Synthesis Tool	XST (VHDL/Verilog)

V Project Navigatorju izberemo **Project: New Source** in v nastavitevem oknu določimo ime vezja (npr. ugani) in vrsto opisa vezja (*Schematic*). Ko zaključimo, se odpre okno za risanje sheme. Kliknimo na zavihek **Symbols**, ki odpre seznam s simboli logičnih gradnikov razvrščenimi po kategorijah. Do ustreznega simbola pridemo najhitrejše tako, da v polje z imenom **Symbol Name Filter** vnesemo del imena (npr. and), kliknemo na izbrani simbol in ga z miško potegnemo na list.

V programu **ISE Project Navigator** iz menija izberemo **File: New Project**. V oknu "New Project Wizard" nastavimo osnovne podatke. Izberemo mapo **Project Location** (npr. D:\vaje\Andrej), nato vnesemo ime (npr. vaja1). Ime naj ne vsebuje šumnikov, namesto presledka pa raje uporabimo podčrtaj, da ne bo težav pri prevajanju kode. Nastavimo še vrsto programirljivega vezja: najprej družino (Family), nato element (Device) in ohišje (Package).



Simbole povezujemo z ukazom **Add: Wire**. Z miško kliknemo na en konec simbola (ali povezave), nato pa še na drug konec in program bo avtomatsko naredil povezavo. Iz načina povezovanja se vrnemo s pritiskom na tipko ESC. Za zunanje priključke izberemo **Add: IO Marker** in nato kliknemo na en konec vhodne ali izhodne povezave, kjer želimo dodati priključek. Program bo avtomatsko določil pravilno vrsto priključka (Input ali Output). Oznako priključka spremenimo z desnim klikom in izbiro **Rename Port**. Ko je shema narisana, preverimo morebitne kršitve pravil s **Tools: Check Schematic**.

Pred preizkusom na razvojni plošči je potrebno pripraviti datoteko z lokacijami priključkov (vaja1.ucf). Če je datoteka s priključki že pripravljena na disku, jo vključimo z **Project: Add Copy of Source**.

Prestavi odprta okna v prvotno postavitev (**Layout: Load Default Layout**), nato pod **Hierarchy** klikni na ime vezja (vaja1.sch) in z dvojnim klikom izvedi proces **Synthesize - XST** in **Implement Design**. Ko je prevajanje končano, z desnim gumbom kliknemo na **Generate Programming File**, izberemo **Process Properties** in v zavihu **Startup Options** spremenimo CCLK v JTAG Clock. Zapremo okno in naredimo datoteko za programiranje z dvojnim klikom na **Generate Programming File**.

