



V sistem bomo dodali datoteke z opisom mikroprocesorja, ki vključuje CPU jedro in pomnilnik v obliki komponente IP. Mikroprocesor vsebuje tudi paralelni vhodni (pin) in izhodni (pout) vmesnik, delilnik ure in logiko za debugiranje.

## 5 Izdelava sistema s procesorjem


- Prenesi in odpakiraj [datoteke](#) z opisom procesorja v projektno mapo. Pomen datotek:
  - cpu.vhd - opis centralno procesne enote
  - procpak.vhd - knjižnica s kodami ukazov
  - program.mif - vsebina programskega pomnilnika v obliki Memory Initialization File
  - proc.vhd - opis procesorskega sistema s pomnilnikom, ki ga boste dopolnili in vključili v grafični sistem
  - vmesnik.vhd - posodobljen vmesnik s signali za debugiranje procesorja
- Odpre projekt v programu Quartus, nato pa odpre vse datoteke s končnico VHD in jih dodaj v projekt (Project > Add current file to project). V **sistem.vhd** bo potrebno zaradi novega vmesnika narediti nekaj sprememb:
  - med priključke dodaj dva nepredznačena vektorja: 2-bitni **key** in 8-bitni **led**. Notranji vektorski signal **key** pa spremeni v **keys**.
  - dodaj deklaracijo komponente proc (copy-paste stavka **entity**), deklaracije signalov (reset, debug, pc, pin, pout1 in pout2) in stavek **port map**:

```
reset <= not key(0);
U2: proc port_map (clk=>clk, reset=>reset, debug=>debug, pc=>pc, pin=>pin,
pout1=>pout1, pout2=>pout2);
```

- v deklaraciji komponente vmesnika dodaj signala **cpu\_pc** in **debug** in spremeni stavek **port map**:

```
U0: vmesnik port_map (clk => clk, hsync => hsync, vsync => vsync, rgb => rgb,
num=>num, key=>keys, clkout=>clkout, addr=>addr, data=>data, cpu_pc=>pc,
debug=>debug);
```

- Dodaj opis pomnilnika v obliki komponente IP: **Tools > IP Catalog**, pod **Basic Functions, On Chip Memory** izberi: RAM: 1-PORT in določi ime: **program**. Odpre se okno za nastavev komponente (MegaWizard) v prvem zavihku nastavi širino pomnilnika 12 bits, v drugem odstani kljukico pri **q** in dodaj kljukico na **Create one clock enable signal...**, tretjega ni potrebno spremeniti, v četrtem pa dodaj kljukico na: **Yes, use this file...** in z gumbom **Browse...** izberi **program.mif**, dodaj še kljukico pri **Allow In-System Memory Content Editor** ter potrdi vnos IP v projekt.



- V datoteki proc.vhd dopolni sinhroni proces za nastavljanje izhodnih vrat procesorskega sistema. Proces naj se proži ob fronti ure in kadar je **ce='1'** in **we\_o='1'** naj vpiše podatek iz **dat\_o** v ustrezni izhodni register:
  - pout1** ob naslovu **adr\_o=1**
  - pout2** ob naslovu **adr\_o=2**

## 6 Testiranje in programiranje sistema

- a. Preizkusi delovanje procesorja s simulacijo v programu Modelsim (**Tools > Run Simulation > RTL**). Simuliraj komponento proc, ki ji nastavi vhodno uro in zvede simulacijo za vsaj 100 ciklov ure. V priloženi datoteki **program.mif** je program, ki pošilja zaporedna števila na izhodna vrata procesorja pout1. Program najprej naloži vrednost 0 in pošlje na izhodni naslov 0, ki določa faktor deljenja ure procesorja (0 pomeni brez deljenja ure). Nato v zanki prišteva vrednost spremenljivki a med 0 in 20, pri 20 pa jo zopet vrne na 0.

```
        lda 0
        outp 0
zero:   lda 0
        sta a
loop:   lda a
        add 1
        sta a
        outp 1
        sbt 20
        jze zero
        jmp loop
a      db 0
```

- b. Preizkusi program na simulatorju: [cpu.html](http://cpu.html) in spremeni program tako, da bo imel delilnik ure začetno vrednost 30, spremenljivka **a** pa naj se povečuje do 700. Prenesi prevedeno kodo iz okna **Izhodi**: v datoteko program.mif.
- c. V sistem.vhd poveži izhod procesorja pout1 s signalom **xz**, ki določa položaj žogice v smeri x. Spodnjih 8 bitov vektorja pout1 poveži tudi s signalom **led** za lažje testiranje delovanja.
- d. Preizkusi delovanje procesorja s simulacijo v programu Modelsim (**Tools > Run Simulation > RTL**). Simuliraj komponento proc, ki ji nastavi vhodno uro in zvede simulacijo za vsaj 100 ciklov ure. V priloženi datoteki **program.mif** je program, ki pošilja zaporedna števila na izhodna vrata procesorja pout1.