8. vaja: RedPitaya

8.1 Testna struktura

Preizkusi delovanje komponente za skaliranje signala iz prejšnje vaje s testno strukturo: TestProc.vhd. V testni strukturi je koda, ki vpiše preko vodila v register varednost 5, po 1us pa vrednost 9, na vhod adc_i pa pripelje vzorce sinusnega signala amplitude 1540. Amplituda je izbrana tako, da ostanejo vrednosti po množenju s 5 znotraj območja (-8192, 8191), po množenju z 9 pa so nekatere izven območja in na simulaciji lahko opazujemo učinek množenja z nasičenjem. Simulator nastavimo tako, da prikatuje adc_i in adc_o kot analogne signale:

8.2 Izdelava in prevajanje projekta

Naloži in odpakiraj datoteke projekta RedPitayaDIV (RedPitayaDIV.zip). Projekt je sestavljen iz izvornih datotek sistema v jeziku Verilog, ki se nahajajo v mapi rtl.

Izhodna datoteka rp.bin se nahaja v mapi out. Na razvojno ploščo RedPitaya jo prenesi preko klienta za varno kopiranje (npr. pscp) ali pa z vpisom datoteke na kartico SD (v mapo redpitaya). Ustrezne programe za okolje Windows dobimo na: http://www.chiark.greenend.org.uk/~sgtatham/putty/download.html