

# Digitalni elektronski sistemi

Gradivo za študijsko leto 2024/25

Andrej Trost



UNIVERZA  
V LJUBLJANI | Fakulteta  
za elektrotehniko

# Elektronika

Katedra za elektroniko


Laboratorij za načrtovanje integriranih vezij



LNIV



- načrtovanje elektronskih vezij in vgrajenih naprav
- digitalna vezja SHDL in jeziki VHDL/Verilog/C++
- razvojne plošče FPGA AMD-Xilinx, Intel-Altera in sistemi na čipu Red Pitaya





# Kaj obsega elektronika?

- vezja in komponente
  - analogna, linearna vezja
  - digitalna vezja
  - konstruiranje vezij
- **digitalna elektronika**
  - **digitalni sistemi**
  - mikrokrmilniki in procesorji
- komunikacijski sistemi
  - obdelava signalov, modulacija
- krmilni sistemi
  - regulacije, vgrajeni sistemi
- močnostna elektronika
  - pretvorniki in krmilniki
- mikroelektronika
  - integrirana vezja
- RF vezja, elektromagnetika
- fotonika, optoelektronika
- nanoelektronika...

# Digitalni elektronski sistemi



elektronika



# DES 2024/25 info

Predavanja:

- doc. dr. Andrej Trost, BN405,  
4. nadstropje
- govorilne: torek in četrtek 10h

Vaje: Urban Burnik

Spletna stran: (poleg e.fe)

<https://lniv.fe.uni-lj.si/courses/des.html>

# Vsebina

1. Uvod
2. Osnove HDL
3. Simulacija
4. RTL
5. Tiskana vezja
6. FPGA
7. CPU, RISC V

štavec

pomnilnik

vmesnik

sekvenčni stroj

procesor

vezja

simulacija

čipi

[KiCad](#)

[SHDL](#)  
[ModelSim](#)

[Quartus](#)

# Cilji

Študent bo znal	Potek dela	Ocenjevanje
razumeti in analizirati model digitalnega vezja	predavanja, primeri, vaje	kolokvij / izpit
uporabiti ustreerne metode razvoja vezij	laboratorijske vaje	zagovor projekta
narediti in ovrednotiti digitalni sistem	laboratorijski projekt	opis projekta
razumeti in uporabiti procesor RISC V	predavanja, primeri	kolokvij / izpit

# Organizacija predmeta

## Predavanja

- razlaga, praktični primeri, diskusija
- gost iz industrije

## 10 lab. vaj + dodatni termin(i) za projekt



- začnemo tretji teden semestra
- načrtovanje vezij, FPGA plošče, TIV, projekt

## Ocena


- 50% ocene: lab. vaje in projekt (dokument, zagovor)
- 50% ocene: izpit (2 kolokvija ali pisni)

# Lab projekt: elektronske orgle



- generator sinusnih tonov v FPGA
- PWM izhod, vmesnik in
- zunanjа tipkovnica





# Primer: vezje za branje tipk



# Paralelno serijski pomikalni register



# Delovanje pomikalnega registra



# Karakteristika 74HC165D


- statične omejitve
- zakasnitev
- frekvenca

	V <sub>cc</sub> =2 V, 25°C	V <sub>cc</sub> =4,5 V, 25°C
V <sub>IH</sub>	min 1,5 V	min 3,15 V
V <sub>IL</sub>	max 0,5 V	max 1,35 V
V <sub>OH</sub>	min 1,9 V	min 4,4 V
V <sub>OL</sub>	max 0,1 V	max 0,1 V
t <sub>PLH</sub>		max 25 ns
t <sub>PHL</sub>		t <sub>r</sub> =6 ns
f <sub>clk</sub>	max 7 MHz	max 30 MHz

# Logični model pomikalnega registra


```
entity hc165
din: in u8
shl: in u1
si: in u1
qh, qhn: out u1
q: u8
begin
  if shl=0 then
    q <= din
  else
    q <= q(6:0) & si
  end
  qh = q(7)
  qhn = not q(7)
end
```

## Strojno-opisni jezik (HDL) in simulacija



# Razvojna orodja za FPGA

Front-end Design Tools



Intel  
Quartus  
Prime

SHDL

The screenshot shows the SHDL software interface. The main window displays VHDL code for a 4-bit adder:

```
entity hc165
2 din: in u8
3 shl: in u1
4 si: in u1
5 qh, qhn: out u1
6 q: u8
7 begin
8 if shl=0 then
9 q <= din
10 else
11 q <= q(6:0) & si
12 end
13 qh = q(7)
```

Parsed hc165.  
Generate VHDL.

The interface includes tabs for Parse, Setup, Load..., Save\*, Model, and Analysis. On the right, there's a login panel and a 'Wave Ports & Signals' section with buttons for Add, Edit, View, UPF, Radix, and Format. The 'Format' dropdown is set to Unsigned.

ModelSim

The screenshot shows the ModelSim software interface. It features a waveform viewer at the top with a signal named 'din' showing values 0 and 2. Below it is a context menu for radix settings. The main workspace shows a VHDL code editor with a file named 'sistem.vhd' containing a VGA driver entity and architecture:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity sistem is
    Port( clk : in STD_LOGIC;
          t : in STD_LOGIC_VECTOR(3 DOWNTO 0); -- navigacijske tipke, 3:0 = desno, do1, levo, gor
          ciklout : out STD_LOGIC; -- signali v/z plosce
          addr : out STD_LOGIC_VECTOR(1 DOWNTO 0);
          data : inout STD_LOGIC_VECTOR(7 DOWNTO 0));
end entity;

architecture opis of sistem is
begin
    component VGA is
        Port( clk : in STD_LOGIC;
              hsync : out STD_LOGIC; -- 50 MHz ura
              vsync : out STD_LOGIC; -- horizontalni in
              x,y: out unsigned(11 DOWNTO 0) -- vertikalni sinkronizacijski pulz
              );
    end component;
    component vmesnik is
        Port( clk : in std_logic;
              hsync, vsync: in std_logic; -- signali VGA vmesnika
              );
    end component;
end architecture;
```


The interface also includes a Project Navigator, a Compilation Report, and a message log at the bottom.

# Ponovitev... logična vrata


izraz

$c = a \text{ and } b$

simbol





časovna simulacija



tabela

a	b	c
0	0	0
0	1	0
1	0	0
1	1	1

$c = a \text{ or } b$






a	b	c
0	0	0
0	1	1
1	0	1
1	1	1


# Ponovitev... logična vrata

**xnor**

A	B	Z
0	0	1
0	1	0
1	0	0
1	1	1



maske v tehnologiji CMOS



# Kombinacijska vezja iz logičnih vrat

## **Kako načrtujemo kombinacijsko vezje?**

- omejitve dvonivojske logike PDNO/PKNO
- lastnosti večnivojske logike (zakasnitve, hazardi)
- gradniki pogosto uporabljenih funkcij  
izbiralnik, primerjalnik, seštevalnik, ...


# Primerjava vrednosti

- logične vrednosti obravnavamo kot števila
- Npr.  $y=1$ , če je  $a>b$

pravilnostna tabela

a	b	y
0	0	0
0	1	0
1	0	1
1	1	0

simbol




strojno-opisni jezik

$y = a \text{ and } (\text{not } b)$

$y = 1 \text{ when } (a > b) \text{ else } 0$

# Primerjava večbitnih vrednosti

- a in b sta n-bitna vektorja,  $y=1$ , če je  $a>b$
- rešitev: zaporedne primerjave




# Posledice zakasnitev kombinacijske logike


- seštevalnik in primerjalnik

$$\text{add} = a + 1$$


$n = 1 \text{ when } \text{add}=0 \text{ else } 0$



# Dinamični red




- zahteve za pravilno delovanje flip-flopov
  - podatkovni vhod D stabilen malo pred in po aktivni fronti ure



# Kršitev dinamičnega reda


- kršitev  $t_s$  ali  $t_h$  lahko povzroči metastabilno stanje izhoda
  - čez (nedoločen) čas se postavi izhod v eno ali drugo stabilno stanje



- nedoločen čas okrevanja
- verjetnost za metastabilnost eksponentno pada s časom

# Sinhrona vezja

- flip-flopi so vezani na isto uro
- zakasnitve kombinacijske logike manjše kot perioda ure
- na vhodu dodamo synchronizator



- več flip-flopov zmanjša verjetnost metastabilnosti